## X線トポグラフ法によるLSIパッケージ内部の歪評価

## (株)富士通研究所 野村健二

nomura.kenji@jp.fujitsu.com

半導体デバイスの製造工程において、LSI パッケージの封止後に素子不良が発生することがあり、開発の遅れの一因となっている。最近の半導体デバイスに使用される電子材料は、歪の影響を受けやすい材料が増えていることから、 LSI の封止工程後の素子不良の原因として、チップの歪の影響が考えられている。今回、高エネルギーX線(20keV)を 用いて LSI パッケージを透過させ、内部の Si チップのトポグラフ測定から、非破壊で結晶格子の歪分布を評価する技術

を開発した。高角で面直の Si (12 0 0)回折 ピークを用いたトポグラフの測定例を図1に 示す。ロッキングカーブのピーク角度を中心 として、±0.24°の角度範囲を 0.03°ごとに 積分しながら測定を行った。図2は、図1よ り得られた、結晶方位ずれの試料内分布で ある。図中の濃淡は、各々、正方向および 負方向の結晶方位のずれを示す。 =0°と 90°で上記の測定を行い、得られたデータ を解析することで、LSI チップにおける結晶 格子の2次元歪分布評価が可能となった。



















